아래의 회로는 T1만 N type로 구성하고 나머지는 P type으로 구성한 T51C 회로이다.
특징은 TFT Vth OLED vth ELVSS IR DROP을 모두 보상하려고 한 것이다.
초기화 구간에서는 EM이 계속 켜진상태에서
DATA전압에 충분히 초기화 할수 있는 전압을 가한다.
A,B node에는 VDD
C node에는 초기화 전압 또는 VSS? 어떻게 될까?
(데이터 전압을 충분히 낮은 전압으로 해야할듯)
사실 이 구간 동안 데이터 선과 VSS 가 short 되므로 적당히 짧게 해야 한다.
(이러한 단점을 극복하기 위해서 추가적인 TR이 필요하지 않을까?)
2. 데이터 라이팅 구간 및 Vth 보상
EM이 꺼지면서 데이터 라인에는 실제로 쓰고 싶은 전압이 들어온다.
B node에 충분히 높은 전압 (VDD)였다가 T1을 통과하여 OLED를 통과하면서
T1 vth와 OLED vth로 수렴한다.
C node에는 원하는 데이터 전압을 가하게 된다.
Cc사이에 걸리는 전압은 B-C 로 할수 있고 데이터 전압과 T1 vth + OLED vth 전압 차가 저장된다.
3. 발광구간
발광구간에서는 EM이 다시켜지면서 T5가 켜지면서 VSS 전압을 C node를 대체하게 된다.
이때 T1이 구동되는 Vgs에는 Vss 전압이 영향을 준다 Vss 전압의 IR-DROP에 의하여 AMOLED패널의 위치마다 또는 화면에 보이는 컨텐츠에 따라서 달라지게 되는데,
이러한 것을 보상하기 위해서 T5를 통하여 T1의 Vgs를 보상한다.
여러가지로 보아 좋은 회로이지만 CMOS말고 N mos only로 바꾸어서 사용해보면 어떨까 생각이 든다. (아마 있을듯)
(그러나 CMOS로 구성하는게 꼭 나쁜건 아니다.)
단점 :
1. 초기화구간에 전류 손실로 페널의 효율 감소
2. Vth 보상구간동안 소량의 전류가 OLED를 통과하여 C/R 확보 어려움 (구동 조건에 따라 다르고, 위치에 따른 Black 불균일. 그리고 저계조에서 휘도 균일도 걱정이 된다.)
3. OLED vth 보상이 꼭 정확한 OLED의 열화 보상을 보장하는 것은 아님.
(이것도 논란의 여지가 있는데, 항상 그런건 아닐것)
구체적인 내용은 US20120242712A1 특허를 통해서 알아보면 좋겠다.
