US 20130050292 A1 특허에는 지금까지는 소개한 회로와는 조금 다른 컨셉이다.
통상적으로 Main Driver TR을 Diode 형태로 만들어 Vth 보상을 하는 기능이 들어있는 픽셀 회로를 보았다면
오늘 소개할 기술은 외부의 회로의 도움을 받아서 그 Vth 또는 mobility를 읽어와 데이터에 Vth와 mobility를 같이 넣어 데이터 자체에서 보상하는 외부 보상의 개념을 소개한다.
위 그림의 "20"이 통상적인 페널에 있는 픽셀 회로들이고
"10"이 외부의 DR-IC이고, 통상적인 DAC말고 S/H (sample holder)도 포함하고 있는점이 특이하다.
"20" 내부에 수직으로 달리는 배선에 DL (Data Line)이 있고 RL (Read Line)이 있다.
또한 "20" 외부에 SW6를 이용하여 통상적인 ELVSS배선에 VDD또는 VSS전압을 인가 할수 있도로 하였다.
"20" 내부에 RL, DL에 SW4, SW3 이 배치되어있고 (실제적으로 패널에 TFT로 구현)
SW5를 이용하여 RL에 Vref 전위를 공급할수도 있게 되어있다.
(사실 그냥 데이터가 아니고 이미지 데어터 전압과 DT의 문턱전압 그리고 DT의 mobility를 포함한 보상전압)
RL배선에 VREF전압을 인가하면
DT TFT의 Vgs에는 자연스럽게 Vdata-Vref가 담겨지게 되고 SL1 SL2가 꺼진후에도
그 전위가 Cs에 의해서 유지가 된다.
만일 VDATA에 함께 실어서 보낸 DATA+Vth+mobility보상을 함꼐 넣는다면 DT의 산포가
정확하게 보상되어질것이다.
그러다면 어떻게 하면 그 Vth를 읽어내서 정확하게 DATA전압에 함께 실어서 보낼수 있을까????
1. SW6를 VDD로 해서 OLED에 흐르는 전류가 없도록 만들고
2. SW4, SW2를 켜서 RL 라인을 통해서 전압을 SENSING하도록 하고
3. CS에는 기존에 저장해 두었던 Vdata-Vref를 계속 유지하며
4. SL1은 OFF하고 SL2는 ON 한다.
이러면 자연스럽게 DT의 Source노드와 RL라인의 전압은 시간이 지날수록 Vdd-Vth(DT)로 Charge된다. 아무래도 RL에는 기생캡 Cline과 Hold앞에 Ch가 있으므로 충분한 시간을 기다려서 14번의 Sample Holder에서 그 때의 전압을 Sampling하면 DT에서 흐르는 전류를 Sense할수 있다.
A구간동안 SL1과 SL2가 동시에 켜지면서 Cs에 VDATA-VREF를 저장하고
B구간동안 SL1만 끄고 SW1~SW4를 켜고 닫아서 SENSING모드로 전환하고
C구간에서 SW5를 꺼서 VREF를 단절하려 RL라엔의 전압이 증가하는 것을 알수있다.
t1시의 전압 V1과 t2시의 전압 V2를 읽어내면
I = (Cline +Ch)×(V2-V1)/(t2-t1)
간단한 식으로 DT에 흐르는 전류를 알수 있고
이러한 방법으로 보상시의 DATA전압을 여러단계로 반복해서 Sampling한다면
DT의 Vth 및 mobility를 계산해 낼수 있을것으로 보인다.
다만 Ch와 Cline이 어느정도 균일하고 미리 잘 알수 있어야 하고.
다른 픽셀들의 leakage에 의한 noise가 상대적으로 작아야 정확하게 읽어 낼수 있을것 같다.
EL의 Cathode전압을 vcc로 높은 상태에서만 이러한 동작이 되므로,
(그렇지 않으면 Sense배선 아닌 Cathode로 전류가 흘러버리므로)
제한적인 때만 sensing이 가능하다.
이로서 외부보상으로 하는 좋은 특허를 검토해 보았다.
